국내주식/종목학습 2017.07.16 19:30

※ 본 자료는 개인에 의해 작성되어 내용이 사실과 다르거나 주관적일 수 있습니다. 따라서 본 자료의 활용에 대한 책임소재는 투자자 본인에게 있으며 법적 책임소재의 증빙자료로 사용될 수 없습니다.

 

※ 국내주식종목 토론방 오픈카톡 : https://open.kakao.com/o/gJdp8gx - 블로그에 글쓰면 공유드립니다. 자유로운 의견교환으로 시너지투자 함께 만들어가요.

 

 

 

 

 

 

 

 

1. 반도체 공정 3단계(준비단계/전공정/후공정)

 

2. 전체 공정 표정리

구분 

준비단계 

전공정 

후공정 

주요공정 

웨이퍼 제조 및 회로설계 

웨이퍼 가공(FAB공정) 

조립 및 검사 

세부공정 

단결정 규소봉 성장 -> 규소봉 절단(웨이퍼) -> 웨이퍼표면 연마 -> 회로설계 -> 마스크제작 

산화공정 -> 감광액도포(photo resist) -> 노광 -> 현상 -> 식각(etching) -> 이온주입 -> 화학기증착(CVD) -> 금속배석 

웨이퍼 자동선별 -> 웨이퍼절단 -> 칩접착 -> 금속연결 -> 성형 -> 최종검사 -> 마킹 -> 포장 

주요장비 

 

1) tray system(도포 및 현상)

2) stepper

3) etcher (식각장비)

4) asher(포토리지스트 제거장비)

5) CVD 등 화학기 증착장비

6) 캐스 캐비닛(가스공급장비)

7) wet station(세정장비)

8) gsa purifier(가스 순화장비)

9) chiller(자동온도조절장치)

10) scrubber(배출가스정화장비)

11) spinner

1) Dioer

2) Die Bonder

3) Wire Bonder

4) Chip mounter

5) Laser marking장비

6) Molding machine

7) Burn-in system

8) Tester

9) Tester handler

10) 패키징 장비

 주요재료

기능재료

웨이퍼

 

 

공정재료

포토마스크

포토리지스트(PR), 공정가스, 화학약품

 

구조재료

 

 

리드프레임, 본딩와이어, 봉지재,

BGA기판, 팩키지재료

 관련주

소재 : 티씨케이

회로설계 : 실리콘웍스, 아나패스

마스크제작 : 에스앤에스텍

산화공정 : 테라세미콘

산화공정소재 : 원익QnC

감광액 도포 소재 : 동진쎄미켐

식각 : 주성엔지니어링, 테스, 피에스케이, 참엔지니어링 

금속배선 소배 : 네패스, 한솔케미칼 

 

3. 반도체 준비단계 - 준비단계는 웨이퍼 제조 및 회로설계로 이루어집니다.

 

  => 단결정 성장 -> 규소봉 절단 -> 웨이퍼 연마 -> 회로 설계 -> 마스크제작

  1) 단결정 성장 : 실리콘을 뜨거운 열로 녹여 고순도의 실리콘 용액으로 만들고 이것을 균일한 둥근 막대기 모양의 단결적으로 식힌다.

  2) 규소봉 절단 : 봉의 지름이 웨이퍼 크기를 나타내며, 반도체 공정 기술이 발전하면서 점차 웨이퍼가 커진다.

  3) 웨이퍼 표면 연마 : 실리콘 웨이퍼로 갈아낸 면에 회로 패턴을 만들어 넣게 된다.

  4) 회로 설계 : CAD로 회로를 설계한다.

  5) 마스크제작 : 전자빔 설비를 이용하여 설계된 회로패턴을 유리판 위에 그려넣어 마크를 만든다.

 

4. 반도체 전공정 단계 - 전공정은 웨이퍼 가공(FAB공정) 단계입니다.

 

  => 산화공정 -> 감광액 도포 -> 노광 -> 현상 -> 식각 -> 이온주입 -> 화학증착 -> 금속배선

  1) 산화공정 : 고온(800~1200도) 에서 산소를 실리콘 웨이퍼 표면과 화학반응시켜 얇고 균일한 실리콘 산화막(SiO2)을 형성시킨다.

  2) 감광액도포 : 감광물질(Photo Resist)을 고르게 발라 웨이퍼 표면을 마치 사진 필름과 같은 상태로 만든다.

  3) 노광 : 빛을 이용하여 웨이퍼에 회로 패턴을 옮긴다.

  4) 현상 : 화학처리를 해주면 웨이퍼에 사진필름과 같이 회로패턴이 그려진다.

  5) 식각 : 회로패턴 이외의 부분을 제거한다.

  6) 이온주입 : 회로패턴과 연결된 부분에 미세한 가스입자 형태의 불순물을 주입한다. 웨이퍼 내부에 침투한 불순물은 전자 소자의 특성을 가지도록 만들어준다.

  7) 화학기상증착 : 가스 사이의 화학 반응으로 형성된 입자를 웨이퍼 표면에 증착하여 절연막이나 전도성막을 형성한다.

  8) 금속배선 : 웨이퍼 표면에 형성된 각 회로를 연결해주는 알루미늄 배선을 만들어 준다.

 

5. 반도체 후공정 단계 - 후공정은 조립 및 검사로 이루어집니다.

 

  => 웨이퍼 자동선별 -> 웨이퍼 절단 -> 웨이퍼 표면연마 -> 금속연결 -> 성형 -> 최종검사

  1) 웨이퍼자동선별 : 웨이퍼에 형성된 집적회로 칩들의 전기적 동작여부를 컴퓨터로 검사하여 불량품을 찾는다.

  2) 웨이퍼절단 : 웨이퍼를 집적회로 칩 단위로 자른다.

  3) 웨이퍼표면연마 : 웨이퍼의 표면을 연마하여 얇게 만든다.

  4) 금속연결 : 집적회로 칩 내부의 외부연결 단자와 리드프레임을 매우 가는 금선으로 연결한 후 집적회로 칩, 리드 프레임, 연결 금선 등을 보고하기 위해 화학수지로 밀봉한다.

  5) 성형 및 최종검사

 

6. 공정별 용어정리

  1) 전공정 용어

    (1) 웨이퍼(Wafer) : 반도체 물질로 만든 얇은 판, 일반적으로 단결정 실리콘으로 원기둘 모양의 잉곳(ingot)을 만든 후, 얇게 잘라 원판 모양의 웨이퍼를 만들어 메모리 반도체 등의 회로를 집적한다.

   

    (2) 전공정(Front-End Proces) : 웨이퍼를 가공하여 반도체 회로를 형성하고 집적하는 과정을 전공정이라고 ㅎ나다. 산화막형성, 증착, 세정, PR코팅, 노광, 이온주입, 현상, 식각 등의 과정이 있으며, 반도체 소자에 따라 이러한 과정을 수회에서 수십회 반복한다.

 

    (3) 마스크(Mask) : 웨이퍼 위에 만들어질 회로패턴의 모양을 각 층(Layer)별로 유리판 위에 그려 놓은 것으로 사진 공정시 Stepper(반도체 제작용 카메라)의 사진 건판으로 사용된다.

 

    (4) 산화막 형성(Oxidation) : 고온에서 산소나 수증기를 웨이퍼 표면과 화학반응시켜, 얇고 균일한 실리콘 산화막을 형성시키는 과정이다.

 

    (5) 증착(Deposition) : 진공상태에서 금속이나 화합물 따위를 가열/증발시켜 그 증기를 물체 표면에 얇은 막으로 입히는 일을 증착이라고 한다.

 

    (6) CVD(화학기상증착, Chemical Vapor Deposition) : 웨이퍼 위의 보호막을 만들 때 사용되는 공정이나 설비를 지칭한다. 반응실(chamber)내에 반응가스를 주입하고 열 플라즈마(plasma) 등의 에너지를 부여하여 화학반응에 의해 고체 생성물을 웨이퍼 위에 형성시키는 방법이다.

 

    (7) LPCVD(Low Pressure CVD) : 강한 저압으로 야기된 Plasma를 이용하여 반응 물질을 활성화시켜 기체상으로 증착시키는 방법이다. Plasma에 의해 증착될 물질들이 에너지를 얻어 낮은 온도에서 증착이 가능하다.

 

    (8) ALD(Atomic Layer Deposition) : 화학적으로 달라붙은 단원자층의 현상을 이용한 나노 박막 증착 기술. 웨이퍼 표면에서 분자의 흡착과 치환을 번갈아 진행함으로 원자층 두께의 초미세 층각(Layerby-layer) 증착이 가능하고, 산화물과 금속 박막을 최대한 얇게 쌓을 수 있다.

 

    (9) APCVD(Atmospheric Pressure CVD) : 상합의 반응 용기 내에 단순한 열 에너지에 의한 화학 반응을 이용하여 박막을 증착하는 방법이다.

 

    (10) PVD(물리기 증착, Physical Vapor Deposition) : 웨이퍼 위에 생성하고자 하는 막을 물리적인 방법으로 증착시키는 방법이다.

 

    (11) 스퍼터링(Sputtering) : PVD 방식의 하나로 원하는 박막을 증착하는 방법 중 CVD와 함께 가장 널리 쓰이는 방식으로 물리적인 방법을 통해 입자를 발사시켜 박막을 도포하는 방식이다.

 

    (12) PR(감광액, Photoresist) : 웨이퍼에 칠해서 마스크를 통해 강도 높은 빛에 노출시키는 감광막, 노출된 PR은 어떤 지역을 에치(etch)하도록 PR패턴을 현상 공정에서 남긴다. PR코팅은 감광액을 웨이퍼에 입히는 과정을 말한다.

 

    (13) 노광(Exposure) : PR 코팅된 웨이퍼에 stepper를 사용하여 마스크에 그려진 회로패턴에 빛을 통과시켜 PR막이 형성된 웨이퍼 위에 회로패턴을 사진찍는 고정을 노광이라고 한다.

 

    (14) 이온주입(Ion Implantation) : 회로패턴과 연결된 부분에 불순물을 미세한 gas 입자 형태로 가속하여 웨이퍼의 내부에 침투시킴으로써 전자 소자의 특성을 만들어주는 공정이다.

 

    (15) 현상(Development) : 노광된 웨이퍼를 약품 등의 처리를 하여 굳어지지 않은 PR부분을 제거하여 형상이 나타나게 하는 과정이다.

 

    (16) 식각(Etching) : PR이 제거된 원하지 않은 부분을 제거하는 과정이다. 액체를 사용하는 습식 식각(wet etching)과 플라즈마를 사용하는 건식 식각(dry etching)이 있다. Etch 공정은 회로를 구성하는 막질에 따라 'Oxide Etch', 'Poly Etch', 'Metal Etch', 'PR Ashing'으로 나눌 수 있다.

 

    (17) 건식식각(Dry Etching) : 반응가스를 진공 챔버에 주입시킨 후 power를 인가해 plasma를 형성시켜서 이를 식각하고자 하는 막과 화학적 또는 물리적으로 반응시켜 막을 제거하는 공정이다.

 

    (18) 습식식각(Wet Etching) : 화학용액을 이용해 식각하고자 하는 막과 화학반응을 일으켜 막을 제거하는 공정이다.

 

    (19) CMP(화학적 기계적 연마, Chemical Mechanical Polishing) : 웨이퍼 표면을 평탄화하는 공정을 말한다. 반도체 미세회로를 쌓아 올릴 때 높은 부분과 낮은 부분의 편차가 발생하는데, 다음 공정을 위해서 평탄화 시키는 것이 중요한다.

 

    (20) 핀펫(FinFET) : Fin(물고기의 지느러미) Field Effect Transistor)의 약자. 2차원 평면 소자구조의 크기를 줄이는 데 있어서 한계로 알려진 단채널 효과를 줄이고 동작전류의 크기를 증가시키기 위해 물고기 시느러미처럼 수직으로 형성된 얇은 채널을 2개 이상의 게이트로 제어시킴으로써 채널에 대한 게이트의 영향력을 확대시킨 3차원 소자구조를 뜻한다.

 

    (21) Fab(Fabrication) : 웨이퍼의 표면에 여러 종류의 막을 형성시켜, 이미 만든 마스크를 사용하여 틍정부분을 선택적으로 깎아내는 작업을 되풀이함으로써 전자회로를 구성해 나가는 전과정이다. 또한, 일반적으로 반도체를 만드는 공장을 Fab이라고 한다.

 

    (22) 종합반도체업체(IDM) : 반도체 업체는 칩 설계부터 완제품 생산 및 판매까지 모든 분야를 운영하는 '종합반도체업체(IDM)', 반도체 제조과정만 전담하는 '파운드리 업체(Foundry)', 그리고 설계기술만 가진 '반도체 설계 업체(Fabless)'로 구분된다. 종합 반도체 업체는 반도체 생산설비만을 갖추고 있는 파운드리 업체와 반도체 설계만을 전문으로 하는 팹리스 업체와는 달리 설계 기술과 생산설비를 모두 보유한 대규모의 반도체 업체이다.

 

    (23) 파운드리(Foundry) : 파운드리 업체는 제품 설계를 외부에서 넘겨받아 반도체를 생산하는 위탁 업체이다. 즉 반도체 생산설비를 갖추고 있지만 직접 설계하여 제품을 만드는 것이 아니라, 위탁하는 업체의 제품을 대신 생산해 이익을 얻는 것이다.

 

    (24) 팹리스(Fabless) : 반도체 제조 공정 중 하드웨어 소자의 설계와 판매만을 전문으로 하는 회사로, 종합반도체기업(IDM)과 달리 반도체 생산설비를 갖추고 있지 않다.

 

    (25) 수율(Yield) : 불량률의 반대라고 할 수 있다. 투입한 양(input)대비 제조되어 나온 양(output)의 비율이다. 반도체 산업은 이 수율을 높이기 위한 경쟁이라고 해도 과언이 아니다.

 

  2) 후공정 용어

    (1) 후공정(Back-End Process) : 전공정 과정이 끝난 가공된 웨이퍼를 잘라 각각의 칩을 테스트, 패키징등을 거쳐 완성품으로 만드는 과정을 후공정이라고 한다.

 

    (2) 다이싱(Dicing) : 가공된 웨이퍼 상에 형성된 chip을 diamond blade등을 사용해 자르는 과정이다.

 

    (3) 프로브 테스트(Probe Test) : 패키징에 앞서 Fab 공정이 완료된 wafer내의 각 chip의 전기적인 동작상태를 점검하여 chip의 양(good)과 불량(failure)을 선별하기 위한 검사이다.

 

    (4) 패키징(Packaging) : 잘라진 웨이퍼 조각(chip)들을 전기적 신호 연결을 위해 기판(substrate)에 부착하고 칩을 외부로부터 보호하기 위해 수지 등으로 감싸는 과정이다. Wire bonding, bumping 등의 방식이 있다.

 

    (5) 패키지 테스트(Package Test) : 패키징 공정이 완료된 후 칩이 정상적으로 작동하는지 확인하는 과정이다. 패키지 테스트는 완제품 형태에서 진행되는데, 검사장비에 칩을 넣고 다양한 조건에서 특성을 측정해 불량 유무를 구별한다.

 

    (6) 와이어 본딩(Wire Bonding) : 잘라진 웨이퍼 조각과 기판을 금선(金線) 등을 이용하여 전기적으로 연결하는 방식이다.

 

    (7) 범핑(Bumping) : 잘린 웨이퍼 조각에 돌기형태의 bump를 형성하여 기판에 직접 연결하는 방식이다.

 

    (8) 몰딩(Molding) : 칩과 연결 금선 부분을 보호하기 위해 화학수지로 밀봉해 주는 공정이다. 칩 스태킹(Chip Stacking) : 일부 높은 용량의 모듈에서는 칩이 모두 PCB에 일치되도록 하기 위해서 칩들을 다른 칩 위에 쌓는다.

 

    (9) MCP(Multi Chip Package) : 박판의 기판위에 얇은 칩을 여러개 수직적층하여 기존의 CSP 실장 기술을 접목하여 메모리의 용량과 성능을 증가시키고, 면적 효율을 극대화 시킨 구조이다. MCP(다중 칩패키지)는 과거 개별 반도체를 평면적으로 여러 개 장착하는 것과 달리, 모두 위로 쌓아 올림으로써 칩의 탑재 공간을 줄이는 것이다. 이처럼 MCP는 좁은 공간에 많은 기능을 넣을 수 있기 때문에 스마트 폰, 태블릿PC 등 휴대용 기기에 꼭 필요하다.

 

    (10) CSP(Chip Scale Package) : 칩 크기와 동일하거나 약간 큰 반도체를 총칭한다. 보드에 칩을 연결할 때 핀을 사용하지 않는다. 주로 핸드셋, 노트북 등에 사용되며, 급속하게 보급되고 있는 초박형/경량/초소형 반도체이다.

 

    (11) 플립칩(Flip Chip) : 칩 pad 위에 bump 등을 형성하고 이를 이용해 기판에 칩을 바로 접합한 칩이다.

 

    (12) 조립(Assembly) : 패키징된 칩을 메인보드에 실장하는 과정으로 leadframe, BGA방식이 있다.

 

    (13) 리드 프레임(Lead frame) : 보통 구리로 만들어진 구조물로서, 조립 공정시 칩이 이 위에 놓여지게 되며 가는 금선(金線)으로 칩과 연결되어 IC칩이 외부와 전기신호를 주고 받게 된다.

 

    (14) BGA(Ball Grid Array) : 패키징된 칩을 격자방식으로 배열된 금속 ball을 이용하여 실장하는 방식이다. 공간 활용률이 높고 신호 손실이 적다는 장점이 있다.

 

    (15) TSV(Through Silicon Via) : 반도체 chip에 칩을 수직 관통하는 via hole을 형성하여 chip적층 시 chip간의 전기적 신호를 전달하는 첨단 패키지 방식이다. 이는 wire bondign을 사용한 기존 chip간 적층기술과 달리 추가적인 공간을 요구하지 않아 더 작은 제품으로로 구현이 가능해진다.

저작자 표시 비영리 변경 금지
신고
posted by 인내왕김순실 인내왕김순실